差分信號及PCB差分信号设计中几个常见的误区

xin

    差分信号（DifferenTIalSignal）在高速电路设计中的应用越1.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，3.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方误区二：认为保持等间距比匹配线长更重要。在实际的PCB布线中，往往不能同误区三：认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生



差分信号（DifferenTIal Signal）在高速电路設计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构設计，什么令它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。 何为差分信号？通俗地說，就是驅动端发送两个等值、反相的信号，接收端通过比较這两个电压的差值來判断邏辑狀态“0”還是“1”。而承载差分信号的那一对走线就称为差分走线。
　　差分信号和普通的单端信号走線相比，最明显的优势体现在以下三個方面：
　　1.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端關心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
　　2.能有效抑制 EMI，同樣的道理，由于两根信号的极性相反，他们對外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
　　3.时序定位精确，由于差分信号的开关变化是位于两個信号的交点，而不像普通單端信號依靠高低兩个阈值电压判斷，因而受工藝，溫度的影響小，能降低时序上的误差，同時也更適合于低幅度信號的电路。目前流行的 LVDS（low voltage differenTIal signaling）就是指这种小振幅差分信号技術。
　　对于PCB工程师来说，最关注的还是如何确保在實际走线中能完全发揮差分走线的这些優势。也许只要是接触过layout的人都會了解差分走線的一般要求，那就是“等长、等距”。等长是为了保證兩个差分信号时刻保持相反極性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走線的要求之一。但所有这些规则都不是用來生搬硬套的，不少工程师似乎還不了解高速差分信号传输的本質。
　　下面重点討论一下PCB差分信号设计中幾个常见的誤區。
　　誤区一：认為差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途徑。造成這种誤区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。差分电路對于類似地弹以及其它可能存在于电源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路徑，其实在信号回流分析上，差分走线和普通的单端走线的機理是一致的，即高頻信号总是沿着電感最小的回路进行回流，最大的區别在于差分線除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，哪一种就成为主要的回流通路。在PCB电路設计中，一般差分走线之间的耦合较小，往往只占10～20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候，無参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，尽管参考平面的不連续对差分走线的影響没有对普通的单端走线来的严重，但還是會降低差分信号的质量，增加 EMI，要尽量避免。也有些设计人员认為，可以去掉差分走線下方的参考平面，以抑制差分傳輸中的部分共模信号，但從理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，這種做法弊大于利。
　　誤區二： 認為保持等间距比匹配线長更重要。在实际的 PCB 布线中，往往不能同時满足差分设计的要求。由于管脚分布，過孔，以及走线空间等因素存在，必须通过適當的繞线才能达到线长匹配的目的，但带来的结果必然是差分對的部分區域無法平行。PCB差分走线的設计中最重要的规则就是匹配线长，其它的規则都可以根據设計要求和實際應用进行灵活處理。
　　误区三：认为差分走线一定要靠的很近。让差分走線靠近無非是为了增强他们的耦合，既可以提高对噪聲的免疫力，还能充分利用磁场的相反极性来抵消对外界的電磁干扰。雖说这种做法在大多数情況下是非常有利的，但不是绝對的，如果能保證让它们得到充分的屏蔽，不受外界干擾，那么我们也就不需要再让通过彼此的强耦合达到抗干擾和抑制 EMI 的目的了。如何才能保证差分走线具有良好的隔離和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，電磁场能量是随著距离呈平方关系递减的，一般线间距超过4倍线寬时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通過地平面的隔离也可以起到很好的屏蔽作用，这种結构在高頻的（10G以上）IC封装PCB设计中經常会用采用，被称為 CPW 结构，可以保证严格的差分阻抗控制（2Z0）。
　　差分走线也可以走在不同的信号层中，但一般不建议這种走法，因為不同的层产生的诸如阻抗、過孔的差別会破壞差模传输的效果，引入共模噪声。此外，如果相邻兩层耦合不够紧密的話，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线適当的间距，串扰就不是个問题。在一般频率（GHz 以下），EMI也不会是很严重的问題，實驗表明，相距500Mils的差分走线，在3米之外的輻射能量衰减已经达到 60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。